## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11312984 A

(43) Date of publication of application: 09.11.99

(51) Int. CI

H03M 13/12 G11B 20/18 G11B 20/18

(21) Application number: 10120163

(22) Date of filing: 30.04.98

(71) Applicant:

HITACHI LTD

(72) Inventor:

TSUKANO MASAKO NISHITANI TAKUJI KIMURA HIROSHI HIRAI TATSUYA NARA TAKASHI MITA SEIICHI

(54) VITERBI DECODING METHOD, VITERBI
DECODER, SIGNAL PROCESSING INTEGRATED
CIRCUIT, DATA REPRODUCING DEVICE,
MAGNETIC DISK DEVICE, AND INFORMATION
PROCESSING SYSTEM


(57) Abstract:

PROBLEM TO BE SOLVED: To simplify ACS operation by omitting comparison operation for state transition where likelihood is apparently reduced and surviving path selection operation.

SOLUTION: Comparison operation and surviving path selection operation are not performed for branches where the value of a branch metric B is apparently increased by an input (y) (likelihood is reduced) out of the branches entering each state S in a trellis diagram. For example, in the case of a state 0000 at a time (t), when the expected values of the two branches transited to a state 1000 at a time (t-1) are -2 and -3, and are  $y_{t-2}$ 30, since they are considerably different from an inputted equalization value, the state 1000 apparently exists on an erroneous path. Consequently, the state transition from the state 0000 to the state 0000 is made as a surviving path because the transition from the state 1000 to the state 0000 is an erroneous path in the state

transition from the time t-1 to the time (t). Thus, operation is simplified. Then, the number of comparators is reduced to reduce the circuit scale.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

## 特開平11-312984

(43)公開日 平成11年(1999)11月9日

(51) Int. C1.6

識別記号

FΙ

H 0 3 M 13/12

H O 3 M 13/12

G 1 1 B 20/18 5 1 2 G 1 1 B 20/18

512 D

5 3 4

534 A

## 審査請求 未請求 請求項の数13

ΟL

(全31頁)

(21)出願番号

(22)出願日

特願平10-120163

平成10年(1998)4月30日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 塚野 匡子

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72) 発明者 西谷 卓史

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72) 発明者 木村 博

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(74)代理人 弁理士 有近 紳志郎


最終頁に続く

(54)【発明の名称】ビタビ復号方法、ビタビ復号器、信号処理集積回路、データ再生装置、磁気ディスク装置および情報 処理システム

## (57)【要約】

【課題】ACS演算を簡略化でき、回路規模を縮減で き、処理速度を向上しうるビタビ復号方法およびビタビ 復号器を提供する。

【解決手段】演算省略とメモリ共通化と演算器共有の手 法および16/17MTR符号の制約を利用して、比較 部159、パスメモリ105、パスメトリック・メモリ 107の回路構成を簡略化する。また、2サンプリング 時刻分の復号を一度に行うことにより、処理を高速化す る。



#### 【特許請求の範囲】

【請求項1】 入力された波形等化値が予め定めた条件 を満たすとき、明らかに尤度が低くなる状態遷移に対す る比較演算と生き残りパス選択演算とを行わないことを 特徴とするビタビ復号方法。

【請求項2】 入力された波形等化値が予め定めた条件 を満たすとき、同じ復号結果をもち且つパスの尤度が大 きく異なる状態どうしのパスおよびパスメトリックを共 通のメモリに記憶することを特徴とするビタビ復号方 法。

【請求項3】 請求項1または請求項2に記載のビタビ 復号方法において、信号等化方式がEEPR方式である ことを特徴とするビタビ復号方法。

【請求項4】 複数の比較器を含むACS回路を備えた ビタビ復号器において、

前記ACS回路は、信号等化方式により決まる状態数よ りも少ない状態数を比較する個数の比較器を含み、明ら かに尤度が低くなる状態遷移に対しては前記比較器を使 用しないことを特徴とするビタビ復号器。

【請求項5】 ACS回路とパスメモリとを備えたビタ ビ復号器において、

前記ACS回路は、同じ復号結果をもち且つパスの尤度 が大きく異なる状態どうしのパスを共通のパスメモリに 記憶させるべくパスの出力先を選択する出力先選択器を 含むことを特徴とするビタビ復号器。

【請求項6】 ACS回路とパスメモリとを備えたビタ ビ復号器において、

前記ACS回路は、パスメトリックに加算する値が等し く且つ実行条件が逆の演算どおしで共通の演算器を使用 させるべくパスメトリックの入力先を切り換える入力先 30 切換器を含むことを特徴とするビタビ復号器。

【請求項7】 請求項4から請求項6のいずれかに記載 のビタビ復号器において、信号等化方式がEEPR方式 であることを特徴とするビタビ復号器。

【請求項8】 EEPR方式によって波形等化された波 形等化値を入力とし、2サンプリング時刻分以上の復号 を一度に行うことを特徴とするビタビ復号器。

【請求項9】 信号に重畳された高域ノイズを除去する アナログフィルタと、髙域ノイズを除去された信号をデ ィジタル値に変換するアナログ・ディジタル変換器と、 前記ディジタル値を等化させる波形等化器と、その波形 等化器の出力に基づいてビタビ復号を行う請求項4から 請求項8のいずれかに記載のビタビ復号器とを、同一半 導体基板上に形成したことを特徴とする信号処理集積回 路。

【請求項10】 記録媒体から記録信号を読み出すヘッ ド部と、請求項9に記載の信号処理集積回路とを備えた ことを特徴とするデータ再生装置。

【請求項11】 請求項10に記載のデータ再生装置に おいて、記録信号のチャネル符号として16/17MT 50 R符号を用いることを特徴とするデータ再生装置。

2

【請求項12】 情報処理装置に接続するためのインタ ーフェイスと、前記インターフェイスの入出力を制御す るインターフェイス制御回路と、データの受け渡しおよ びフォーマット等の制御をするハードディスク・コント ローラと、マイコンと、スピンドルモータ回路と、ボイ スコイルモータ制御回路と、磁気ディスクと、請求項1 0または請求項11に記載のデータ再生装置とを備えた ことを特徴とする磁気ディスク装置。

10 【請求項13】 情報処理装置と、請求項12に記載の 磁気ディスク装置とを備えたことを特徴とする情報処理 システム。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ビタビ復号方法、 ビタビ復号器、信号処理集積回路、データ再生装置、磁 気ディスク装置および情報処理システムに関し、さらに 詳しくは、ACS (Add-Compare-Select;加算比較 選択)演算を簡略化可能とし、回路規模を縮減可能と し、さらに処理速度を向上可能とするビタビ復号方法、 ビタビ復号器、信号処理集積回路、データ再生装置、磁 気ディスク装置および情報処理システムに関する。

#### [0002]

20

【従来の技術】近年、磁気記録再生装置(例えば磁気デ ィスク装置や磁気テープ装置)において、PR (Parti al Response;パーシャルレスポンス) 方式によって波 形等化を行い、ML (Maximum Likelihood; 最尤) 復 号方式によってデータの検出を行うPRML方式が着目 されている。そして、前記ML復号方式によってデータ の検出を行うのに、ビタビ復号器が用いられている。

【0003】図33に、従来のビタビ復号器の一例を示 す。このビタビ復号器100」は、推定されるパスの部 分的尤度を表すブランチメトリックを計算するブランチ メトリック計算回路103と、前記プランチメトリック をパスメトリックに加算し比較しパスメトリックが小さ いパス (尤度が高いパス)を生き残りパスとして選択す るACS回路104Jと、生き残りパスを記憶するパス メモリ105」と、最尤パス(最も尤度の高いパス)を 復号結果として出力するMLセレクタ106とを具備し て構成されている。前記ACS回路104」は、ブラン チメトリックをパスメトリックに加算するパスメトリッ ク計算回路151Jと、パスメトリックを比較する比較 部159 Jと、生き残りパスを選択する選択部153 I と、パスメトリックセレクタ154と、パスメトリック メモリ107Jとを具備して構成されている。前記パス メモリ105」と前記パスメトリックメモリ107」の レジスタ領域は、信号等化方式の状態数個だけある。

【0004】図34に、前記ACS回路104Jの詳細 --を示す。前記パスメトリック計算回路151」は、ブラ ンチメトリックをパスメトリックに加算する加算器15

11を信号等化方式の状態数個だけ含んでおり、信号等化方式の状態数だけのパスメトリックを出力する。前記比較部159Jは、パスメトリックを比較する比較器1591を信号等化方式の状態数個だけ含んでいる。前記選択部153Jは、生き残りパスを選択する生き残りパス選択器1531を信号等化方式の状態数個だけ含んでいる。

【0005】図35に、EPR方式におけるトレリス線図を示す。EPR方式は、(1-D) (1+D) 2の等化特性をもっている。また、あるサンプリング時刻の信10号は、3サンプリング時刻後の信号まで干渉を生じる。したがって、EPR方式の状態数は、8状態である。図36に、EEPR方式におけるトレリス線図(状態遷移を時系列的に表したもの)を示す。EEPR方式は、(1-D) (1+D) 3の等化特性をもっている。また、あるサンプリング時刻の信号は、4サンプリング時刻後の信号まで干渉を生じる。したがって、EEPR方式の状態数は、16状態である。

【0006】トレリス線図において、各状態には、状態番号 $S_1$ (i=0, …, m-1; mは状態数)を付している。 t は、サンプリング時刻を表している。各枝には、ターゲット値 $Z_1$ を付している。また、遷移先の状態には、出力値を付している。

【0008】EPR方式およびEEPR方式のビタビ復号では、状態数および状態遷移を表す枝の数が多いため、演算数が多くなり、また、PR方式の場合と異なり、インターリーブができないため、処理速度も遅くなる。また、ビタビ復号器100Jの構成が複雑になり、回路規模が増大する。

【0009】これに対し、トランスフォームド・トレリス(ACSにおける共通の演算はACSの外に出すことによるトレリスの変換)により計算量を削減し、処理速度の高速化を図る手法が、GLOBECOM'95予稿集のG.Fettweisらの論文 "Reduced-complexity Viterbi detector a rchitectures for partial response signalling" (vol. 1 of 3)において述べられている。

4

#### [0010]

【発明が解決しようとする課題】上述のように、EPR 方式およびEEPR方式のビタビ復号では、演算数が多 くなり、ビタビ復号器の回路規模が増大する。また、処 理速度も遅くなる。そこで、本発明の目的は、ACS演 算を簡略化可能とし、回路規模を縮減可能とし、さらに 処理速度を向上可能とするビタビ復号方法、ビタビ復号 器、集積回路、データ再生装置、磁気ディスク装置およ び情報処理システムを提供することにある。

#### [0011]

【課題を解決するための手段】第1の観点では、本発明は、入力された波形等化値が予め定めた条件を満たすとき、明らかに尤度が低くなる状態遷移に対する比較演算と生き残りパス選択演算とを行わないことを特徴とするビタビ復号方法を提供する。上記第1の観点によるビタビ復号方法では、明らかに尤度が低くなる状態遷移に対する比較演算と生き残りパス選択演算とを行わないので、ACS演算を簡略化することが出来る。

【0012】第2の観点では、本発明は、入力された波形等化値が予め定めた条件を満たすとき、同じ復号結果をもち且つパスの尤度が大きく異なる状態どうしのパスおよびパスメトリックを共通のメモリに記憶することを特徴とするビタビ復号方法を提供する。上記第2の観点によるビタビ復号方法では、同じ復号結果をもち且つパスの尤度が大きく異なる状態どうしのパスおよびパスメトリックを共通のメモリに記憶するので、メモリを節減でき、回路規模を縮減することが出来る。

【0013】第3の観点では、本発明は、上記構成のビタビ復号方法において、信号等化方式がEEPR方式であることを特徴とするビタビ復号方法を提供する。EEPR方式では、16状態あるため、回路規模が大きくなり、コストや消費電力の点で実用化に問題があったが、上記第1の観点および/または上記第2の観点のビタビ復号方法を適用することによって回路規模を縮減でき、実用化可能となる。

【0014】第4の観点では、本発明は、複数の比較器を含むACS回路を備えたビタビ復号器において、前記ACS回路は、信号等化方式により決まる状態数よりも少ない状態数を比較する個数の比較器を含み、明らかに尤度が低くなる状態遷移に対しては前記比較器を使用しないことを特徴とするビタビ復号器を提供する。上記第4の観点のビタビ復号器では、上記第1の観点のビタビ復号方法を好適に実施でき、比較器を節減できるため、回路規模を縮減できる。

【0015】第5の観点では、本発明は、ACS回路とパスメモリとを備えたビタビ復号器において、前記ACS回路は、同じ復号結果をもち且つパスの尤度が大きく異なる状態どうしのパスを共通のパスメモリに記憶させるべくパスの出力先を選択する出力先選択器を含むことを特徴とするビタビ復号器を提供する。上記第5の観点

のビタビ復号器では、上記第2の観点のビタビ復号方法 を好適に実施でき、メモリを節減できるため、回路規模 を縮減できる。

【0016】第6の観点では、本発明は、ACS回路と パスメモリとを備えたビタビ復号器において、前記AC S回路は、パスメトリックに加算する値が等しく且つ実 行条件が逆の演算どおしで共通の演算器を使用させるべ くパスメトリックの入力先を切り換える入力先切換器を 含むことを特徴とするビタビ復号器。上記第6の観点の ビタビ復号器では、演算器を節減できるため、回路規模 10 を縮減できる。

【0017】第7の観点では、本発明は、上記構成のビ タビ復号器において、信号等化方式がEEPR方式であ ることを特徴とするビタビ復号器を提供する。EEPR 方式では、16状態あるため、回路規模が大きくなり、 コストや消費電力の点で実用化に問題があったが、上記 第4から第6の観点のビタビ復号器を適用することによ って回路規模を縮減でき、実用化可能となる。

【0018】第8の観点では、本発明は、EEPR方式 によって波形等化された波形等化値を入力とし、2サン 20 プリング時刻分以上の復号を一度に行うことを特徴とす るビタビ復号器を提供する。 EEPR方式では、16状 態あるため、演算に時間がかかり、処理時間の点で実用 化に問題があったが、上記第8の観点のビタビ復号器で は、2サンプリング時刻分以上の復号を一度に行うた め、処理速度を向上でき、実用化可能となる。

【0019】第9の観点では、本発明は、信号に重畳さ れた髙域ノイズを除去するアナログフィルタと、髙域ノ イズを除去された信号をディジタル値に変換するアナロ グ・ディジタル変換器と、前記ディジタル値を等化させ 30 る波形等化器と、その波形等化器の出力に基づいてビタ ビ復号を行う上記第4から第8の観点のいずれかのビタ ビ復号器とを、同一半導体基板上に形成したことを特徴 とする集積回路を提供する。上記第9の観点の集積回路 では、上記第4から第8の観点のいずれかのビタビ復号 器を含んでいるため、磁気記憶再生装置に好適に利用で きる。

【0020】第10の観点では、本発明は、記録媒体か ら記録信号を読み出すヘッド部と、請求項9に記載の集 積回路とを備えたことを特徴とするデータ再生装置を提 40 供する。上記第10の観点のデータ生成装置では、上記 第9の観点の集積回路を用いるため、磁気記憶再生装置 に好適に利用できる。

【0021】第11の観点では、本発明は、上記構成の データ再生装置において、記録信号のチャネル符号とし て16/17MTR符号を用いることを特徴とするデー タ再生装置を提供する。上記第11の観点のデータ生成 装置では、上記第9の観点の集積回路を用いるため、磁 気記憶再生装置に好適に利用できる。また、16/17 MTR符号は、髙密度記録化に適している。よって、髙 50 示す。前記パスメトリック計算回路151は、ブランチ

密度記録の磁気記憶再生装置に好適に利用できる。

【0022】第12の観点では、本発明は、情報処理装 置に接続するためのインターフェイスと、前記インター フェイスの入出力を制御するインターフェイス制御回路 と、データの受け渡しおよびフォーマット等の制御をす るハードディスク・コントローラと、マイコンと、スピ ンドルモータ回路と、ボイスコイルモータ制御回路と、 磁気ディスクと、請求項10または請求項11に記載の データ再生装置とを備えたことを特徴とする磁気ディス ク装置を提供する。上記第12の観点の磁気ディスク装 置では、上記第10または第11の観点のデータ再生装 置を用いるため、回路規模を縮減でき、また、処理速度 を向上できる。

【0023】第13の観点では、本発明は、情報処理装 置と、請求項12に記載の磁気ディスク装置とを備えた ことを特徴とする情報処理システムを提供する。上記第 13の観点の情報処理システムでは、上記第12の観点 の磁気ディスク装置を用いるため、回路規模を縮減で き、また、処理速度を向上できる。

#### [0024]

【発明の実施の形態】以下、本発明の実施形態について 図を参照して説明する。なお、これにより本発明が限定 されるものではない。

【0025】-第1の実施形態-

図1に、本発明の第1の実施形態にかかるビタビ復号器 を示す。このビタビ復号器100Aは、推定されるパス の部分的尤度を表すプランチメトリックを計算するプラ ンチメトリック計算回路103と、前記プランチメトリ ックをパスメトリックに加算し比較しパスメトリックが 小さいパス(尤度が高いパス)を生き残りパスとして選 択するACS回路104Aと、生き残りパスを記憶する パスメモリ105と、最尤パス(最も尤度の高いパス) を復号結果として出力するMLセレクタ106とを具備 して構成されている。前記ACS回路104Aは、ブラ ンチメトリックをパスメトリックに加算するパスメトリ ック計算回路151と、1サンプリング時刻前の入力値 y<sub>t-2</sub>の符号を出力する符号出力器 1 5 0 と、パスメト リックに加算する値が等しく且つ実行条件が逆の演算ど おしで共通の演算器(図2の比較器1591)を使用さ せるべく前記符号に応じてパスメトリックの入力先を切 り換える入力先切換器152と、パスメトリックを比較 する比較部159と、生き残りパスを選択する選択部1 53と、パスメトリックセレクタ154と、パスメトリ ックメモリ107とを具備して構成されている。前記パ スメモリ105と前記パスメトリックメモリ107のレ ジスタ領域は、信号等化方式の状態数より少ない個数で ある。例えば、EEPR方式なら状態数は16個である が、レジスタ領域は14個である。

【0026】図2に、前記ACS回路104Aの詳細を

メトリックを1サンプリング時刻前のパスメトリックに 加算する加算器1511を信号等化方式の状態数個だけ 含んでいる。ただし、出力するパスメトリック数は、信 号等化方式の状態数より少ない個数である。例えば、E EPR方式なら状態数は16個であるが、出力するパス メトリック数は14個である。前記比較部159は、パ スメトリックを比較する比較器1591を信号等化方式 の状態数より少ない状態数を比較する個数だけ含んでい る。例えば、例えば、EEPR方式なら状態数は16個 であり、本来\_\_\_\_個の比較器が必要であるが、比較器1 591の個数は\_\_\_\_個である。前記選択部153は、生 き残りパスを選択する生き残りパス選択器1531を信 **号等化方式の状態数より少ない個数だけ含んでいる。例** えば、EEPR方式なら状態数は16個であるが、生き 残りパス選択器1531の個数は10個である。また、 前記選択部153は、同じ復号結果をもち且つパスの尤 度が大きく異なる状態どうしのパスを共通のパスメモリ 107のレジスタ領域に記憶するように生き残りパスの 出力先を選択する出力先選択器1532を含んでいる。

【0027】図35に示すEEPR方式のトレリス線図 20に基づいてビタビ復号器を構成すると、比較器1591 および生き残りパス選択器1531がそれぞれ16個必要となる。また、各状態Sのもつ推定結果を格納するパスメモリ105やパスメトリックメモリ107のレジスタ領域がそれぞれ16個必要となる。ところが、上記ビタビ復号器100AのACS回路104Aでは、比較器1591やパスメモリ105などの個数が少なくなっている。これは、次に説明する演算省略、メモリ共通化および演算器共有の手法によって簡略化したためである。

【0028】演算省略:トレリス線図において各状態S 30 へ入る枝のうち、入力ッによって明らかにプランチメト リックBの値が大きくなるもの(尤度が低くなるもの) は、比較演算と生き残りパス選択演算とを行わない。図 3のトレリス線図において、例えば、時刻 t での状態 O 000で考える。時刻(t-1)の状態1000へと遷 移してくる2本の枝の期待値は、"-2"と"-3"で あり、y<sub>t-2</sub>≧ 0であったとすると、入力された等化値 と大きく異なるため、明らかに状態1000は誤ったパ ス上に存在する。従って、時刻 (t-1) から時刻 tへ の状態遷移において状態1000→0000遷移は誤 ったパスとなるので、状態0000→0000を生き残 りパスとする。これによって、演算を簡略化できる。す なわち、比較器1591を節減でき、回路規模を縮減で きる。なお、y<sub>t-2</sub><0であった場合には、状態000 0→0000と状態1000→0000ACS演算を する必要がある。

【0029】メモリ共通化:同じ復号結果をもち且つパスの尤度が大きく異なる状態どうしのパスおよびパスメトリックを共通のメモリに記憶する。復号結果が同じで且つブランチメトリックBの値が大きく異なる状態Sど 50

うしは、一方の状態Sが尤度の高い生き残りパス上に存 在すれば、他方の状態Sは誤ったパス上に存在する。し たがって、プランチメトリックBの値が大きく異なる状 態のうちでメトリックの小さい状態を残せばよい。例え ば、図4のトレリス線図において、時刻 t における状態 0011と状態1100はパスメモリ105とパスメト リック・メモリ107を共通化できる。 すなわち、状態 0011と状態1100の出力は"0"で同じである。 一方、状態0011に遷移してくる枝の期待値は"3" と"2"であり、状態1100へ遷移してくる枝の期待 値は "-2" と "-3" であり、大きく異なる。したが って、等化値が正であれば状態0011の演算を行い、 負であれば状態1100の演算を行えばよく、この2つ の状態のパスメモリ105とパスメトリック・メモリ1 07を共通化できる。同様に、時刻 t における状態 01 11と状態1000はパスメモリ105とパスメトリッ ク・メモリ107を共通化できる。すなわち、状態01 11と状態1000の出力は"0"で同じである。一 方、状態0111に遷移してくる枝の期待値は"3"と "2"であり、状態1000へ遷移してくる枝の期待値 は"-2"と"-3"であり、大きく異なる。したがっ て、等化値が正であれば状態0111の演算を行い、負 であれば状態1000の演算を行えばよく、この2つの 状態のパスメモリ105とパスメトリック・メモリ10 7を共通化できる。そして、パスメモリ105とパスメ トリック・メモリ107の共通化により、レジスタ領域 を節減できる。なお、出力先を選択するための出力先選 択器1532が新たに必要になるが、トータルでは回路 規模を縮減できる。

【0030】演算器共有:図5は、ACS演算の枝を示す図表である。M(…)は、()内の状態のパスメトリックを表す。それに加算されている定数は、図4のトレリスの各枝に残った定数値に対応している。図4において、状態0000の実線部と状態1111の破線部とを比べると共に状態0000の破線部と状態1111の実線部とを比べると、演算が完全に対称になっている(入力に加算する定数が等しく且つ実行条件が逆になっている)。同様に、図4において、矢印で結んだ状態どうしの演算は、完全に対称となっている。これらの演算が対称な状態どうし(入力に加算する定数が等しく且つ実行条件が逆の演算どおし)は、入力(パスメトリック)を変えれば、同一の演算器を使用できる。すなわち、場合分けの条件により、演算器を共有でき、2状態分のACSを簡略化できる。

【0031】以上のように、第1の実施形態にかかるビタビ復号器100Aによれば、演算省略とメモリ共通化と演算器共有の手法により、ACS演算を簡略化でき、回路規模を縮減でき、消費電力を節減できる。

【0032】-第2の実施形態-

図6に、本発明の第2の実施形態にかかるビタビ復号器

を示す。このビタビ復号器100Bは、ブランチメトリ ック計算回路103と、ACS回路104Bと、パスメ モリ105と、MLセレクタ106とを具備して構成さ れている。前記ACS回路104Bは、パスメトリック 計算回路151と、1サンプリング時刻前の入力値y +-2の符号を出力する符号出力器150と、2サンプリ ング時刻前の入力値 y +-3の符号を出力する符号出力器 160と、前記符号に応じてパスメトリックの入力先を 切り換える入力先切換器152と、パスメトリックを比 較する比較部159と、生き残りパスを選択する選択部 10 153と、パスメトリックセレクタ154と、パスメト リックメモリ107とを具備して構成されている。前記 パスメモリ105と前記パスメトリックメモリ107の レジスタ領域は、前記メモリ共通化により、信号等化方 式の状態数より少ない個数である。例えば、EEPR方 式なら状態数は16個であるが、レジスタ領域は14個 である。

【0033】前記パスメトリック計算回路151から出力するパスメトリック数は、信号等化方式の状態数より少ない個数である。例えば、EEPR方式なら状態数は 2016個であるが、出力するパスメトリック数は14個である。前記比較部159は、前記演算省略および前記演算器共有の手法により、信号等化方式の状態数より少な\*

$$\max(a+c;b+c)=\max(a;b)+c$$

【0036】変形の見通しを良くするため、(数1)中の代数的な加算を「 $\bigcirc$ 中に $\times$ 」の演算子で表わし、最大値の選択を「 $\bigcirc$ 中に+」の演算子で表わして、(数1)※  $a\otimes c \oplus b\otimes c = (a \oplus b)\otimes c$ 

【0037】図7の上側の加算と最大値の選択は、上記分配則を用いることにより、下側の加算と最大値の選択のようになり、aをACSの外に出すことが出来る。なお、図7で、値のある矢印は、その値と入力の加算を意味する。また、値の無い矢印は、入力がそのまま送られ

る。

【0038】次に、図8に示す2状態トレリスを変換する。図8の(a)のトレリスからaとcを左にシフトすると、図8の(b)のトレリスとなる。次に、上記分配則を用いて(-a+b)を右にシフトすると、図8の(c)のトレリスが連続すると、cの加算と(-a+b)の加算は一度の加算として行える。このため、図8の(a)のトレリスでは必要な加算が4回であるが、図8の(c)のトレリスでは必要な加算が3回に減る。

【0039】図8の(a)から(c)への変換は、線形代数で表現すると、次の(数3)になる。(数3)の右辺が図8の(a)を表し、左辺が図8の(c)を表す。また、左辺の前側の対角行列が右側への加算のシフトを、後側の対角行列が左側への加算のシフトを表す。

\*い状態数を比較する個数だけ比較器(1591)を含んでいる。例えば、EEPR方式の16状態のときは、本来80個の比較器が必要であるが、比較器(1591)の個数は41個である。前記選択部153は、生き残りパス選択器(1531)を信号等化方式の状態数より少ない個数だけ含んでいる。例えば、EEPR方式なら状態数は16個であるが、生き残りパス選択器(1531)の個数は14個である。また、前記選択部153は、前記メモリ共通化に対応して出力先選択器(153

2)を含んでいる。 【0034】上記ビタビ復号器100Bは、2サンプリング時刻分の復号を一度に行うことにより処理速度を高速化し、且つ、第1の実施形態で説明した簡略化手法を適用することにより回路規模を縮減している。次に、

{2サンプリング時刻分の復号を一度に行う原理} と {簡略化手法の適用}を説明する。

【0035】 {2サンプリング時刻分の復号を一度に行う原理}まず、前述したFettweisらによるトランスフォームド・トレリスにより、等化値を用いた演算をACS演算の外に出す方法を説明する。ACSにおける加算と最大値の選択では、次の分配則が成り立つ。

【数1】

※を書き換えると、次式となる。

【数2】

(2)

(1)

【数3】

$$\begin{bmatrix} a & c \\ b & d \end{bmatrix} = \begin{bmatrix} I \\ -a+b \end{bmatrix} \otimes \begin{bmatrix} I \\ I & a-b-c+d \end{bmatrix} \otimes \begin{bmatrix} a \\ c \end{bmatrix}$$
(3)

【0040】図9に示す基本ACSにおいてCが定数の場合を考えると、演算は非常に簡単になる。例えば、C>0の場合、(数4)のようになり、 $M0 \ge M1$ の比較および $M0 \ge M1 + C$ の比較だけでパスが決定される。

【数4】

MO-M1<0のとき MO'=M1, M1'=M1+C

0≦M0-M1<Cのとき MO'=M0, M1'=M1+C (4)

C≦MO-N1のとき MO'=MO, M1'=MO

【0041】上記のように、トランスフォームド・トレリスを使うと、全体としての加算演算が減り、演算も簡単になるため、回路規模は約1/2なる。しかし、各パスに着目すると、図8の(a)ではどのパスでも加算は1回で済むが、図8の(c)ではクリティカルパス(最も加算回数の多いパス)での加算が2回になり、1回増加する。このため、ACS演算の速度はあまり向上しな

50 Vi

【0042】そこで、処理の高速化を図るため、2段の トレリスを1段にまとめることを考える。図10の2段 のEEPRトレリスを、(数2)に従って表現すると、 次の(数5)のようになる。ここに、[M₁]は、時刻 tにおける各ノードのメトリック値からなるベクトルで ある。また、 $[A_{t-2}]$ は、 $16 \times 16$ の行列であり、 (i, j) 要素は時刻 (t-2) の i 番目のノードから 時刻tのj番目のノードへのパスにおけるメトリック の、ステージ(t-2)の等化値による表現である。同 様に、 $[A_{t-1}]$ は、ステージ (t-1) の等化値によ る表現である。また、 $[M_{t-2}]$ は、時刻(t-2)に おける各ノードのメトリック値からなるベクトルであ

る。また、「+」の演算子は重ね合わせを表している。

$$\begin{aligned}
m_1 &= -2y_{l-2} + 1 \\
m_2 &= -4y_{l-2} + 4 \\
m_3 &= -6y_{l-2} + 9 \\
m_{-1} &= 2y_{l-2} + 1 \\
m_{-2} &= 4y_{l-2} + 4 \\
m_{-3} &= 6y_{l-2} + 9
\end{aligned}$$

【数5】

$$[M_t] = ([A_{t-2}] + [A_{t-1}]) \otimes [M_{t-2}]$$
 (5)

12

【0043】(数5)から、メトリックの計算は、ステ ージ(t-2)に対する計算と、ステージ(t-1)に 対する計算とを、独立に処理しても良いことが分かる。 そこで、各ステージのメトリックに対してトランスフォ ームド・トレリスを適用し、その後で両方をまとめるこ とにする。

【0044】まず、ステージ(t-2)に対する計算に ついて、パスメトリックを次のように表わし、ACS演 算を変形してゆく。

【数6】

(6)

【0045】変換前のACS演算は、次のように表わさ 20\*からなる行列である。また、 $[M_{t-2}]$  は、時刻(t-れる。ここに、[Mt]は、時刻tにおける状態ノード のメトリックからなるベクトルである。また、

[A<sub>t-2</sub>] は、時刻 (t-2) のプランチメトリックB \*

 $[M_i] = [A_{i-2}] \otimes [M_{i-2}]$ 

2) における状態ノードのメトリックからなるベクトル である。

【数7】

(7)

【0046】 (数7) の [A<sub>t-2</sub>] は次の16×16行 ※【数8】 列である。

> 0 m\_1 m\_2 m\_3  $0 m_{-1} m_{-2} m_{-3}$  $m_2 m_1 0 m_{-1}$  $m_1 \ 0 \ m_{-1} \ m_{-2}$  $m_1 \ 0 \ m_{-1} \ m_{-2}$ (8)  $0 \ m_{-1} \ m_{-2} \ m_{-3}$  $0 m_{-1} m_{-2} m_{-3}$  $m_2 m_1 0 m_{-1}$ m2 m1 0 m\_1  $m_1 \ 0 \ m_{-1} \ m_{-2}$  $m_1 \ 0 \ m_{-1} \ m_{-2}$  $m_3 m_2 m_1 0$  $m_3 m_2 m_1 0$

【0047】ブランチメトリックBには、次の関係があ

 $m_2 = 2 m_1 + 2$  $m_3 = m_1 + m_2 + 4$ 

 $m_{-2} = 2 m_{-1} + 2$ 

 $\star m_{-3} = m_{-1} + m_{-2} + 4$ 

この関係を利用して列方向に共通な演算を(比較一選

択) 演算の後に出すと、次のようになる。

【数9】

 $[M_t] = [A_{t-2}] \otimes [B_{t-2}] \otimes [M_{t-2}]$ 

(9)

【0048】ここに、[A<sub>t-2</sub>] は、(数10) のよう に変化する。 50

14

【数10】

【0049】 [B<sub>t-2</sub>] は、対角要素が(数11)で表 \*【数11】 わされる対角行列である。 \*20

$$diag[B_{i-2}] = [0 \ 0 \ m_{-1} \ m_{-2} \ 0 \ 0 \ m_{-1} \ m_{-2} \ m_{2} \ m_{1} \ 0 \ 0 \ m_{2} \ m_{1} \ 0 \ 0]^{T}$$
(11)

【0050】さらに、行方向に共通な演算は(比較-選 ※【数12】 択)演算の後に出せるから、次のようになる。 ※

$$[M_t] = [C_{t-2}] \otimes [A_{t-2}] \otimes [B_{t-2}] M_{t-2}$$
(12)

【0051】ここに、  $[A_{t-2}]$  は (数13) のように \* 【数13】 変化する。

$$diag[C_{t-2}] = [m_{-1} \ m_{-1} \ 0 \ 0 \ 0 \ 0 \ m_1 \ m_1 \ m_{-1} \ m_{-1} \ 0 \ 0 \ 0 \ 0 \ m_1 \ m_1]^T$$
 (14)

【0053】さらにもう一度、列方向に共通な演算を5)のように変化する。(比較一選択)演算の前に出すと、 [A<sub>t-2</sub>]は(数1 50 【数15】

15 16 [-2 0 2 -202 4 0 00 0 0 00 0 01 0 0 01 0 0 20-2 (15)20 - 2 $[A_{i-2}]=$ -202 -202 0 00 0 0 00 0 0 0 0 0 0 0 20 - 2

【0054】 [B<sub>t-2</sub>] は、対角要素が(数16) で表 \*【数16】 わされる対角行列となる。

$$[B_{i-2}] = [m_i \ 0 \ m_{-1} \ m_{-2} m_1 \ 0 \ m_{-1} \ m_{-2} \ m_1 \ 0 \ m_{-1} \ m_2 \ m_1 \ 0 \ m_{-1}]^T$$
(16)

【0055】次に、ステージ(t-1)に対する計算に 20%【0056】変換前のACS演算は、次のように表わさ ついて、ブランチメトリックBを次のように表わしてA CS演算を変形してゆく。

【数17】

$$\begin{cases} m_1 = -2y_{t-1} + 1 \\ m_2 = -4y_{t-1} + 4 \\ m_3 = -6y_{t-1} + 9 \\ m_{-1} = 2y_{t-1} + 1 \\ m_{-2} = 4y_{t-1} + 4 \\ m_{-3} = 6y_{t-1} + 9 \end{cases}$$
(17)

れる。ここに、 [M+] は、時刻 t における状態ノード のメトリックからなるベクトルである。また、

 $[A_{t-1}]$  は、時刻(t-1)のブランチメトリックB からなる行列である。また、[M<sub>t-1</sub>]は、時刻(t -1) における状態ノードのメトリックからなるベクト ルである。

(18)

【数18】

20 - 2

**※** 

$$[M_I] = [A_{i-1}] \otimes [M_{i-1}]$$

【0057】(数18)の[A<sub>1</sub>]は次の16×1 ★【数19】 6行列である。

 $0 m_{-1} m_{-1}$ m-2 m-2 m-3 m-3  $0 m_{-1} m_{-1}$ (19)172<sub>1</sub>  $m_{-1}$   $m_{-2}$   $m_{-2}$  $m_3 m_2$  $m_1$ 0 O 0  $m_1 \quad m_1$ 

【0058】ブランチメトリックには、次の関係があ 50 る。

【数20】

$$\begin{cases}
 m_2 = 2m_1 + 2 \\
 m_3 = m_1 + m_2 + 4 \\
 m_{-2} = 2m_{-1} + 2 \\
 m_{-3} = m_{-1} + m_{-2} + 4
\end{cases}$$
(20)

【0059】この関係を利用して行方向に共通な演算を \*【数21】 (比較-選択) 演算の後に出すと、次のようになる。 \*

 $[M_t] = [C_{t-1}] \otimes [A_{t-1}] \otimes [M_{t-2}]$ 

(21)

18

$$\left[ \begin{array}{c} 0 & 0 & m_{-1} & m_{-1} \\ & & 0 & 0 & m_{-1} + 4 & m_{-1} + 4 \\ & & & 0 & 0 & m_{-1} & m_{-1} \\ m_1 + 2 & m_1 + 2 & 0 & 0 \\ & & & 0 & 0 & m_{-1} & m_{-1} \\ & & & & & m_1 + 2 & m_1 + 2 & 0 & 0 \\ & & & & & & 0 & 0 & m_{-1} + 4 & m_{-1} + 4 \\ & & & & & & & & 0 & 0 \\ m_1 & m_1 & 0 & 0 & & & & & \\ m_1 + 4 & m_1 + 4 & 0 & 0 & & & \\ & & & & & & & m_1 + 4 & m_1 + 4 & 0 & 0 \\ & & & & & & & m_1 + 4 & m_1 + 4 & 0 & 0 \\ & & & & & & & & m_1 + 4 & m_1 + 4 & 0 & 0 \end{array} \right]$$

【0061】 [C<sub>t-1</sub>] は、対角要素が(数23)で表 ★【数23】 わされる対角行列である。 ★

 $diag[C_{t-1}] = [0 \ m_{-2} \ 0 \ m_{-2} \ m_1 \ 0 \ m_1 \ 0 \ m_{-1} \ 0 \ m_{-1} \ m_2 \ 0 \ m_2 \ 0]^T$  (23)

【0062】さらに、列方向に共通な演算は(比較-選 ☆【数24】 択)演算の前に出せるから、次のようになる。 ☆

$$[M_t] = [C_{t-1}] \otimes [A_{t-1}] \otimes [B_{t-1}] \otimes [M_{t-2}]$$
(24)

【0063】ここに、 [A<sub>+-1</sub>] は (数25) のように ◆【数25】 変化する。 ◆

20

【0064】 [B<sub>t-1</sub>] は、対角要素が(数26)で表 \*【数26】 わされる対角行列である。 \*

 $diag[B_{l-1}] = [m_1 \ m_1 \ 0 \ 0 \ 0 \ 0 \ m_{-1} \ m_{-1} \ m_1 \ m_1 \ 0 \ 0 \ 0 \ m_{-1} \ m_{-1}]^T$  (26)

【0065】さらにもう一度、行方向に共通な演算を

※7) のように変化する。

(比較-選択) 演算の後に出すと、 [A<sub>t-1</sub>] は(数2 ※ 【数27】

【0066】 [C<sub>t-1</sub>] は、対角要素が(数28)で表 20★【数28】 わされる対角行列となる。 ★

 $diag[C_{i-1}] = [m_{-1} \ m_{-2} \ m_{-1} \ m_{-2} \ m_{1} \ 0 \ m_{1} \ 0 \ m_{-1} \ 0 \ m_{-1} \ m_{2} \ m_{1} \ m_{2} \ m_{1}]^{T}$ (28)

【0067】次に、ステージ (t-2) に対する計算と  $\Leftrightarrow$ になる。 ステージ (t-1) に対する計算をまとめると次のよう $\Leftrightarrow$  【数29

【数29】

(29)

-1) に対する計算をまとめると次のような  $[M_{l-2}]=[B]\otimes[A]\otimes[C]\otimes[M_{l-2}]$ 

【0068】ここに、[A]は、次式で表される。 ◆ ◆【数30】

【0069】また、[B]は、次式で表される。

\*40\*【数31】

 $[B] = [B_{t-2}] + [B_{t-1}]$ 

 $diag[B_{t-1}] = \begin{bmatrix} m_{1,t-1} & m_{1,t-1} & 0 & 0 & 0 & 0 & m_{-1,t-1} & 0 & m_{-1,t-1} & m_{1,t-1} & m_{1,t-1} & 0 & 0 & 0 & 0 & m_{-1,t-1} & m_{-1,t-1} \end{bmatrix}^\mathsf{T}$ 

(31)

 $[C] = [C_{t-2}] + [C_{t-1}]$ 

 $diag[C_{l-1}] = \begin{bmatrix} m_{-l,t-1} & m_{-2,t-1} & m_{-1,t-1} & m_{-2,t-1} & m_{1,t-1} & 0 & m_{-1,t-1} & 0 & m_{-1,t-1} & m_{2,t-1} & m_{1,t-1} & m_{2,t-1} & m_{1,t-1} \end{bmatrix}^T$ 

50

(32)

【0071】ここで、加算回数を削減するために(数2 \* 【数33】

9)を次のように変換する。

 $\begin{bmatrix} M_t' \end{bmatrix} = (\begin{bmatrix} B_{t-2} \end{bmatrix} + \begin{bmatrix} B_{t-1} \end{bmatrix}) \otimes (\begin{bmatrix} C_t \end{bmatrix} + \begin{bmatrix} C_{t+1} \end{bmatrix}) \otimes [A] \otimes \begin{bmatrix} M_{t-2}' \end{bmatrix}$ 

【0072】(数33)より、ACSの計算は、2段のトレリスの始めの各ノードのメトリックと行列 [A] で表わされる定数値との比較でパス選択を行った後、時刻(t-2)から時刻(t+1)までの等化値の演算結果を加算すれば良いことになる。図11は、上述の結果を

【0073】 {簡略化手法の適用}

表現したトレリスである。

【0075】このように、本来ならば時刻 t の各状態で 4本の枝のACSを行う必要があるが、演算省略の手法 により、枝の数が、2本、あるいは1本となり、ACS 演算が簡単になる。

【0076】図12および図13に、2段のトレリスのすべての状態に上記演算省略の手法を適用した場合のACS演算の枝を示す。M(…)は、()内の状態のパスメトリックを表す。それに加算されている定数は、図11のトレリスの各枝に残った定数値に対応している。例えば、図12の状態0000について見ると、y<sub>t-3</sub>≥

0かつ $y_{t-2} \ge 0$ のときには、0000からのパスのパスメトリックの演算のみを行えばよいことが判る。また、 $y_{t-3} \ge 0$ 、 $y_{t-2} < 0$ の場合には、状態0000と0100からのパスのACSを行えばよいことが判る。また、 $y_{t-3} < 0$ かつ $y_{t-2} \ge 0$ の場合には、状態0000と1000のパスのACSを行えばよいことが判る。さらに、 $y_{t-3} < 0$ かつ $y_{t-2} < 0$ のときには、4本すべてのACSを行う必要があることが判る。

(33)

【0077】演算器共有:図12において、状態000 0の実線部と状態1111の破線部とを比べると共に状態0000の破線部と状態1111の実線部とを比べる と、演算が完全に対称になっている。同様に、図12お よび図13において、矢印で結んだ状態どうしの演算 は、完全に対称となっている。これらの演算が対称な状態どうしは、入力(パスメトリック)を変えれば、同一 の演算器を使用できる。すなわち、場合分けの条件によ り、演算器を共有でき、2状態分のACSを簡略化でき る。

【0078】メモリ共有:2段を1段化したトレリスに

おいても、復号結果が同じで且つブランチメトリックB の値が大きく異なる状態どうしはメモリを共通化でき る。図14では、例えば時刻tにおける状態0011と 1100の組および状態0111と1000の組は、パ スメモリ105とパスメトリック・メモリ107を共通 化できる。すなわち、yt-1の値によって、パスメモリ 105とパスメトリック・メモリ107を使用する状態 が決定される。さらに、2段を1段化したトレリスにお いては、状態0010と1101の組についても、パス メモリ105とパスメトリック・メモリ107の共通化 40 が可能である。この場合、図15に示すように、(y t-2, y<sub>t-1</sub>)の値が上側の領域にあれば状態 0 0 1 0 が パスメモリ105とパスメトリック・メモリ107を使 用し、下側の領域にあれば状態1101がパスメモリ1 05とパスメトリック・メモリ107を使用する。

【0079】以上のように、演算省略と演算器共有とメモリ共通化とを行うことにより、本来は16状態分必要なACSおよびパスメモリが14状態または13状態分で済む。

【0080】ここで、図12および図13に示した場合

分けの条件を緩和し、図16および図17に示すような 条件で場合分けを行う方が現実的である。すなわち、図 16および図17に示すように、基本的に y t-3および y t-2の符号によって場合分けを行う。ただし、状態 O 011と1100の組および状態1000と0111の 組の共通化のために、 y t-1の符号を用いる。 図16よ り、それぞれ対応している状態の演算は完全に対称であ り、2入力のACSと4入力のACSを一組用意してお けば、入力を切り替えることによって2状態分のACS 演算を実現できる。また、図17においては、状態10 00と0111、状態1001と0110については、 2入力と4入力のACS、状態1010と0101につ いては4入力と4入力のACS、状態1011と010 りについては4入力と4入力のACSが必要となる。 .【 < 081】図6に示すビタビ復号器100Bは、図1 6および翌17に従って構成したものである。図18 に、そのA S回路104Bの詳細を示す。切換器15 ②か、。y t-3およびy t-2の符号により比較部159への 入力を切り替える。例えば、y t-3の符号が正だった場 合には、M (0000) とM (0100) が比較部Com p.0~入力され、M(1111)とM(1011)が比 較部Comp. 1へ入力される。逆に、yt-2の符号が負だっ た場合には、M(1111)とM(1011)が比較部 Comp. 0へ入力され、M(0000)とM(0106)が 比較部Comp.1へ入力される。ゆえに、比較部Comp.0は各一 状態に対応した2入力の比較器を含み、比較部Comp.1は 各状態に対応した4入力の比較器を含んでいる。同様 に、比較部Comp. 2および比較部Comp. 3についても、それ ぞれ場合分けによって使い分けられる比較器を含んでい る。比較部159での比較結果は、選択部153へ送ら れる。選択部153は、生き残りパスを選択し、それぞ れの状態のパスメモリ105へ推定結果を出力する。図 中の PM (…) は、() 内の状態に対応したパスメモリ 105への出力を表している。

【0082】以上のように、第2の実施形態にかかるビタビ復号器100Bによれば、2サンプリング時刻分の復号を一度に行うため、処理速度を高速化できる。また、簡略化手法を適用しているため、回路規模を縮減でき、消費電力を節減できる。なお、上記と同様にして3サンプリング時刻分以上の復号を一度に行ってもよい。【0083】一第3の実施形態一

図19に、本発明の第3の実施形態にかかる信号処理集 積回路を示す。この信号処理集積回路10は、ユーザデ ータをチャネル符号へと変換するチャネルエンコーダ1 18と、記録データへ変換するためのプリコーダ117 と、信号に重畳された高域ノイズを除去するアナログフ ィルタ112と、高域ノイズを除去された信号を所定時 間ごとにディジタル値に変換するアナログ・ディジタル 変換器113と、前記ディジタル値を予め定めた等化特 性によって等化させる波形等化器114と、その波形等 50 化器114の出力に基づいてビタビ復号を行うビタビ復号器100と、復号結果をユーザデータへと変換するチャネルデコーダ115とを、同一半導体基板上に形成したものである。前記ビタビ復号器100Aまたは第2の実施形態にかかるビタビ復号器100Aまたは第2の実施形態にかかるビタビ復号器100Bである。なお、プリコーダ117から出力されたデータは、記録アンプ116を介して、磁気ディスク110に費き込まれる。また、磁気ディスク110から読み出されたデータは、再生アンプ111を介して、アナログフィルタ112に入力される。

【0084】一第4の実施形態ー

第1の実施形態のビタビ復号器100Aに、チャネル符 号として16/17MTR (Maximal Transition Ru n) 符号を使用する場合の実施形態を説明する。図20 に、16/17MTR符号の概要を示す。16/17M TR符号は、"O"、"1O"、"11O"で始まり、 "0"、"01"、"011"で終わる。原則として "1111"を含むことを禁止している。"111" は、どの位置でも許されている。ただし、0、1、2の 20 ビット位置と14、15、16のビット位置での"11 1"は、符号の接続部の処理を行ったときのみ現れる。 符号の接続部の処理とは、2つの符号の接続部に"11 11"が現れる場合と、前の符号の末尾が"0000" かつ後の符号の先頭が"0000"となる場合に行われ る。図21に、符号の接続部の処理の一部を示す。左側 にですように符号の接続部がなった場合に、右側に示す 符号へ上変換される。なお、MTR符号については、GL OBECOM' 97予癌集のX. K. Fitzpatrickらの論文 "Time-var ying MTR codes for High Density Magnetic Recordin g" (pp. 1250-1253) において述べられている。

【0085】16/17MTR符号上には情報系列"1 111"が現われないので、磁気ディスク110上で磁 化反転が4回連続することはない。言い換えれば、すべ てのビット位置において、'10101'および'01 010'が存在しない。したがって、トレリス線図にお いて、2つの遷移すなわち状態1010→0101およ び状態0101→1010を除くことが出来る。図22 に、このときのトレリス線図を示す。このトレリス線図 において、実線は遷移可能な枝を表し、破線は16/1 7MTR符号の制約によって除かれる枝を表している。 .例えば、状態1010と状態0101へ入る枝は、1本 のみである。したがって、状態1010と状態0101 の生き残りパスの決定には、パスメトリックの比較およ び選択の必要はなく、状態1010では状態1101の 結果をそのまま出力し、状態0101では状態0010 の結果をそのまま出力すればよい。

【0086】図23に、図22のトレリス線図に基づいて構成した16/17MTR用EEPRMLビタビ復号器100Cを示す。このビタビ復号器100Cを、図1

9の信号処理集積回路10におけるビタビ復号器100 として用いることが出来る。

## 【0087】一第5の実施形態ー

第2の実施形態のビタビ復号器100Bに、チャネル符 号として16/17MTR符号を使用する実施形態を説 明する。図24に、2段のトレリス線図を示す。このト レリス線図において、色の濃い実線は遷移可能な枝を表 し、色の薄い実線は16/17MTR符号の制約によっ て除かれる枝を表している。状態1010と状態010 1へ入る枝は、1本のみである。したがって、状態10 10と状態0101の生き残りパスの決定には、パスメ トリックの比較および選択の必要はなく、状態1010 では状態1101の結果をそのまま出力し、状態010 1では状態0010の結果をそのまま出力すればよい。 図25に、1段化したトレリス線図を示す。色の濃い実 線は遷移可能な枝を表し、色の薄い実線は存在しないパ スを表す。つまり、常に、0101→0100、001  $0 \rightarrow 1 \ 0 \ 1 \ 0$ ,  $1 \ 0 \ 1 \ 0 \rightarrow 1 \ 0 \ 1 \ 0$ ,  $0 \ 1 \ 0 \ 1 \rightarrow 0 \ 1 \ 0$ 1,  $1101 \rightarrow 0101$ , \$\$\$\$\$J\$\$U\$1010 → 10110枝が切れている。2サンプリング時刻分の復号を一度に 20 行うビタビ復号器のACS回路においては基本的に4本 のパスの比較・選択を行うが、16/17MTR符号の 制約によるパスの切断を考慮してACS回路を構成する と、図25に示すように、状態0100に対応するAC S回路は3本のパスの比較・選択を行い、状態0101 および1010に対応するACS回路は2本のパスの比 較・選択を行い、状態1011に対応するACS回路は 3本のパスの比較・選択を行えばよい。

【0088】図26および図27は、ACS演算の枝を示す図表である。また、図28および図29は、分岐条 30件を緩和したACS演算の枝を示す図表である。

【0089】図30に、図25のトレリス線図および図28、図29の図表に基づいて構成した16/17MTR用EEPRMLビタビ復号器100Dを示す。このビタビ復号器100Dを、図19の信号処理集積回路10におけるビタビ復号器100として用いることが出来る。

#### 【0090】-第6の実施形態-

図31に、本発明の第6の実施形態にかかる磁気ディスク装置を示す。この磁気ディスク装置200は、データ 40 が書き込まれている磁気ディスク110と、磁気ディスク110を回転させるスピンドルモータ202と、磁気ディスク110からデータの読み出しを行うヘッド203と、ヘッド203を支えるアーム204と、ヘッド203を移動させるためのボイスコイルモータ205と、ヘッド203からの信号を増幅するリードライトアンプ206と、電子回路部210とを具備している。前記電子回路部210は、ホスト等の情報処理装置に接続するためのインターフェイス211と、インターフェイス211の入出力を制御するインターフェイス制御回路21 50

26

2と、データの受け渡しおよびフォーマット等の制御をするハードディスクコントローラ213と、マイコン214と、図19の信号処理集積回路10と、スピンドル制御回路215と、ボイスコイルモータ制御回路216とを具備している。

#### 【0091】-第7の実施形態-

図32に、本発明の第7の実施形態にかかる情報処理システムを示す。この情報処理システム240は、情報処理装置217と、図31の磁気ディスク装置200とを10 具備している。前記情報処理装置217は、パス224で接続された中央処理装置(CPU)220、メモリ221、周辺インターフェイス222、223を具備しており、周辺インターフェイス222を通して磁気ディスク装置200に接続している。

【0092】なお、以上の説明では、ビタビ復号器100をハードウエア的に構成したが、一部または全部をソフトウエア的に構成してもよい。

#### [0093]

【発明の効果】本発明のビタビ復号方法、ビタビ復号器、信号処理集積回路、データ再生装置、磁気ディスク装置および情報処理システムによれば、ACS演算を簡略化でき、回路規模を縮減でき、消費電力を節減でき、さらに処理速度を向上することが出来る。

## 【図面の簡単な説明】

【図1】第1の実施形態にかかるビタビ復号器の構成図 である。

【図2】図1のビタビ復号器におけるACS回路の構成 図である。

【図3】EEPRMLトレリス線図である。

【図4】パスメモリおよびパスメトリック・メモリの共 通化を説明するEEPRMLトレリス線図である。

【図5】第1の実施形態にかかるACS演算の枝を示す 図表である。

【図6】第2の実施形態にかかるビタビ復号器の構成図である。

【図7】トランスフォームド・トレリスの基本原理図である。

【図8】 2状態トレリスの変換の例示図である。

【図9】2状態の基本ACSの説明図である。

【図10】2段のEEPRMLトレリス線図である。

【図11】2段を1段に変換したトレリス線図である。

【図12】第2の実施形態にかかるACS演算の枝を示す図表である。

【図13】図12の図表の続きの図表である。

【図14】2段を1段化したトレリスにおけるパスメモリおよびパスメトリック・メモリの共通化を説明するトレリス線図である。

【図15】図14のトレリス線図にかかる場合分けの条 --件の説明図である。

【図16】分岐条件を緩和した場合の図12対応図であ

る。

【図17】分岐条件を緩和した場合の図13対応図である。

【図18】図16および図17に従って構成したACS回路の構成図である。

【図19】第3の実施形態にかかる信号処理集積回路の 構成図である。

【図20】16/17MTR符号の説明図である。

【図21】16/17MTR符号の接続部の処理の説明 図である。

【図22】16/17MTR符号を用いた場合のEEP RMLトレリス線図である。

【図23】第4の実施形態にかかるビタビ復号器の構成 図である。

【図24】16/17MTR符号を用いた場合の2段の EEPRMLトレリス線図である。

【図25】2サンプリング時刻分の復号を一度に行うビタビ復号器に16/17MTR符号を適用した場合のトレリス線図である。

【図26】第5の実施形態にかかるACS演算の枝を示 20 す図表である。

【図27】図25の図表の続きの図表である。

【図28】分岐条件を緩和した場合の図25対応図である。

【図29】分岐条件を緩和した場合の図26対応図である。

【図30】第5の実施形態にかかるビタビ復号器の構成 図である。

【図31】本発明の第6の実施形態にかかる磁気ディスク装置の構成図である。

【図32】本発明の第7の実施形態にかかる情報処理システムの構成図である。

【図33】従来のビタビ復号器の一例の構成図である。

【図34】図25のビタビ復号器におけるACS回路の構成図である。

【図35】EPRMLトレリス線図である。

【図36】EEPRMLトレリス線図である。

【符号の説明】

10:信号処理集積回路

10 100、100A、100B、100C、100D:ビ タビ復号器

103:ブランチメトリック計算回路

104A、104B、104C、104D:ACS回路

105:パスメモリ

106:MLセレクタ

107:パスメトリック・メモリ

110:磁気ディスク

111: 再生アンプ

112:アナログフィルタ

1 1 3 : A/D変換器

114:波形等化器

115:チャネルデコーダ

116:記録アンプ

117:プリコーダ

118: チャネルエンコーダ

200:磁気ディスク装置


2 1 0:電子回路部

217:情報処理装置

260:情報処理システム

[図7] [図8] [図9]

30





【図20】

(国20) #配送している以外の位置では無条件に111で許される。





【図1】





【図2】





Output

**Q**0

-10

1-1

1-1

0-1

0-1

01

-11

-11

10

10

00


【図24】

【図5】


ステージ (61) スタージ (0-9) (1)状態(0000) (2)状態(0001) (3)状態(0010) (4)状態(0011) y6-8 y⊾1≧0のときのみ State (a)yы≥0 0000 (a)yı-z≥0 M(0001) M(0000)-2 M(0001)+4 M(0000) 1000 M(1001) M(1001)+20100 (b)yt4<0 (b)yr.x<0 M(0000)-2 M(0000) 1100 M(1000) M(1000) 0010 1010 (7)状態(1101) (8)状態(1100) 0110 (5)状態(1111) (6)状態(1110) y⊾i<0 のときのみ 1110 (a)y-1≥0 (a)yta≥0 0001 M(1110) M(1110)+4 M(1111)-2 M(1111) M(0110) M(0110)+2 1001 M(0111) M(0111) 0101 (b)yt.1<0 (b)y22<0 1101 M(1111)-2 M(1111) 0011 (11)状態(1010) (12)状態(1011) (9)状態(1000) (10)状態(1001) 1011 プレッ<0のときのみ 0111 (a)yı-z≥0 (a)y<sub>▶1</sub>≥0 M(0101) M(0101) 1111 M(0100) M(0100)+2 M(1101)-2 M(1101) (閏24) (p)2ra<0 (p) > - < < (q) M(0100)+2 M(0100) M(1100) M(1100)+4 (15)状態(0101) (16)状態(0100) (13)状態(0111) (14)状聚(0110) M(1010) M(1010) yı-1≥0 のときのみ M(0010) M(0010)-2 (a)y~2≥0 (a)y⊷≥0 M(1011) M(1011)+2 M(0011) M(0011)+4 (b)yz2<0 (b)yь4<0 M(1011) (图5) M(1011)+2

【図19】

(图19)



【図6】




【図21】

【図25】

符号の接続部	変


(図21)

符号の接続部		変換後の符号の接続部		
····0000	, 0000	<b>→</b>	"···0010 ·	. 1110"
0000	, 0001····	-	"···0000	1110
"0000	, 0010"	-	"···0111	0010"
<b>"···0</b> 000	, 0011"	-	"~~0111	0110"
"···1000	0000"	-	"…0111	0000"
"…0100	, 0000"		"…0100	1110…"
<b>~···1100</b>	0000	-	<b>"···0110</b>	1110"




【図11】


(図11)



【図35】




【図23】



【図12】


【図31】




【図36】

【図13】

出力 扰跳 




【図16】




(图16)


【図17】




【図18】




【図26】



【図27】




【図28】




(図28)


【図29】




【図30】



【図33】



【図34】



## フロントページの続き

## (72) 発明者 平井 達哉

神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

## (72) 発明者 奈良 孝

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

(72) 発明者 三田 誠一

神奈川県小田原市国府津2880番地 株式会社日立製作所ストレージシステム事業部内